Chipmaking výzvy čelia moore zákon

Každých pár rokov sa objavujú príbehy o tom, ako zomiera Mooreov zákon - koncepcia, že počet tranzistorov v danej oblasti sa zdvojnásobuje každé dva roky. Takéto príbehy existujú už desaťročia, stále však vidíme nové čipy s viacerými tranzistormi každých pár rokov, do značnej miery podľa plánu.

Napríklad vo februári spoločnosť Intel predstavila 4, 3-miliardový tranzistorový čip nazývaný Xeon E7v2 alebo Ivytown na 541 štvorcových milimetroch pomocou procesu 22nm. Pred desiatimi rokmi bol špičkový procesor Intel Xeon, známy ako Gallatin, 130-metrovým čipom s 82 miliónmi tranzistorov na 555 štvorcových milimetroch. To nie je vždy krok s zdvojnásobením každé dva roky, ale je to blízko.

To, samozrejme, neznamená, že to bude fungovať naveky, a výroba čipov prechádza skutočne veľkými zmenami, ktoré ovplyvňujú výrobu a dizajn čipov, a všetky tieto zmeny budú mať trvalý vplyv na používateľov.

Najdôležitejšie je, že už dlho bolo jasné, že rýchlosti hodín sa nezvyšujú. Koniec koncov, spoločnosť Intel predstavila v roku 2004 čipy Pentium, ktoré bežali na 3, 6 GHz; Dnes je špičkové jadro i7 spoločnosti prevádzkované na 3, 5 GHz s maximálnou rýchlosťou turbo 3, 9 GHz. (Samozrejme, niektorí ľudia sú pretaktovaní, ale vždy tomu tak bolo.)

Namiesto toho návrhári reagovali pridaním ďalších jadier k čipom a zvýšením účinnosti každého jednotlivého jadra. Dnes je dokonca aj najnižší čip, ktorý môžete získať pre stolný alebo prenosný počítač, dvojjadrový čip a štvorjadrové verzie sú bežné. Dokonca aj v telefónoch teraz vidíme veľa štvorjadrových a dokonca aj oktadrových častí.

Je to skvelé pre spustenie viacerých aplikácií súčasne (multi-tasking) alebo pre aplikácie, ktoré skutočne môžu využívať výhody viacerých jadier a vlákien, ale väčšina aplikácií to stále nerobí. Vývojári - najmä tí, ktorí vytvárajú vývojárske nástroje - strávili veľa času zlepšovaním fungovania svojich aplikácií s viacerými jadrami, ale stále existuje veľa aplikácií, ktoré sú väčšinou závislé od výkonu s jedným vláknom.

Okrem toho vývojári procesorov vkladajú do aplikačného procesora oveľa viac grafických jadier a iných špecializovaných jadier (ako sú napríklad tie, ktoré kódujú alebo dekódujú video alebo šifrujú alebo dešifrujú údaje), čo väčšina odvetvia nazýva heterogénnym spracovaním. AMD, Qualcomm a MediaTek presadzujú tento koncept, ktorý má pre niektoré veci veľký zmysel. Určite to pomáha pri integrácii - robí čipy menšie a menej náročné na energiu; a zdá sa, že v mobilných procesoroch má zmysel - napríklad veľký prístup LITTLE, ktorý spoločnosť ARM zvolila tam, kde kombinuje silnejšie, ale energeticky náročnejšie jadrá s tými, ktoré majú len malú moc. Pre mnohých z nás je získanie čipov, ktoré spotrebúvajú menej energie pri rovnakom výkone - a teda aj mobilných zariadení, ktoré sú dlhšie nabité na batériu, veľký problém.

Použitie ohromného počtu jadier - či už grafických alebo špecializovaných jadier x86 - má určite veľký vplyv na vysoko výkonné výpočty, kde veci ako dosky Tesla spoločnosti Nvidia alebo Xeon Phi (Knight's Corner) spoločnosti Intel. V skutočnosti väčšina najlepších superpočítačov dnes používa jeden z týchto prístupov. Stále to však funguje iba pre určité druhy použitia, predovšetkým pre aplikácie primárne pre aplikácie, ktoré používajú príkazy SIMD (jediná inštrukcia, viac údajov). Inak tento prístup nefunguje.

A to nie je len to, že čipy nemôžu bežať rýchlejšie. Na strane výroby existujú ďalšie prekážky pri umiestňovaní viacerých tranzistorov na matricu. Za posledné desaťročie sme videli rôzne druhy techník výroby čipov, ktoré prechádzajú od tradičnej zmesi kremíka, kyslíka a hliníka k novým technikám, ako je „napnutý kremík“ (kde inžinieri natiahnu atómy kremíka), ktorý nahrádza brány s materiálmi s kovovými bránami s vysokým obsahom K a naposledy prechádzajúce od tradičných planárnych brán k 3-D bránam známym ako FinFET alebo „TriGate“ v jazyku Intel. Prvé dve techniky teraz používajú všetci vyspelí výrobcovia čipov, pričom zlievarne plánujú predstaviť FinFET v nasledujúcom roku po zavedení Intelu v roku 2012.

Jedna alternatíva sa nazýva FD-SOI (úplne ochudobnený kremík na izolátore), čo je technika, ktorú vyvinula spoločnosť ST Microelectronics, ktorá používa tenkú izolačnú vrstvu medzi kremíkovým substrátom a kanálom na zabezpečenie lepšej elektrickej kontroly malých tranzistorov v teória prináša lepší výkon a nižšiu silu. Zdá sa však, že zatiaľ nemá tempo od veľkých výrobcov, ktorí FinFET majú.

V poslednej dobe spoločnosť Intel urobila veľký pokrok v oblasti výroby čipov a skutočne začala s výrobou objemových jadrových mikroprocesorov na svojom 22nm procese technológiou TriGate asi pred dvoma rokmi a v druhej polovici plánuje dodať 14nm produkty. tohto roku. Medzitým, zlievarne veľkých čipov plánujú koncom tohto roka objem 20 nm výroby v objeme s použitím tradičných planárnych tranzistorov, s výrobkami 14 alebo 16 nm s FinFET naplánovanými na budúci rok.

Spoločnosť Intel predviedla snímky, ktoré ukazujú, ako ďaleko je na čipe hustoty čipov, ako je tento od analytického dňa:

Zlievárne však nesúhlasia. Tu je list z posledného hovoru TSMC pre investorov, ktorý hovorí, že môže medzeru vyplniť v budúcom roku.

Je zrejmé, že to ukáže iba čas.

Medzitým je zmenšovanie rozmerov matrice ťažšie pomocou tradičných litografických nástrojov používaných na leptanie čiar do kremíkového čipu. Ponorná litografia, ktorú toto odvetvie používa už roky, dosiahla svoj limit, takže predajcovia sa teraz obracajú na „dvojité vzory“ alebo dokonca na viac prechodov, aby získali jemnejšie rozmery. Aj keď sme v poslednom čase videli trochu pokroku, dlho očakávaný posun k extrémnej ultrafialovej (EUV) litografii, ktorá by mala poskytnúť lepšiu kontrolu, zostáva o mnoho rokov ďalej.

Veci ako FinFET a viacnásobné modelovanie pomáhajú vyrábať čipy ďalšej generácie, ale pri zvyšovaní nákladov. Mnohí analytici tvrdia, že náklady na jeden tranzistor výroby pri 20 nm nemusia byť zlepšením oproti nákladom pri 28 nm kvôli potrebe dvojitého vzorovania. A nové štruktúry ako FinFET budú pravdepodobne tiež drahšie, aspoň na začiatku.

Výsledkom je, že veľa tvorcov čipov sa pozerá na ešte exotickejšie metódy zvyšovania hustoty, aj keď tradičné techniky Moore's Law nefungujú.

Flash pamäť NAND využíva najpokrokovejšiu technológiu procesu, takže už pri bežných horizontálnych mierkach naráža na vážne problémy. Riešením je vytvorenie vertikálnych reťazcov NAND. Jednotlivé pamäťové bunky sa nezmenšia, ale pretože môžete na seba ukladať toľko seba - všetko na rovnakom substráte - získate oveľa väčšiu hustotu pri rovnakej stope. Napríklad 16-vrstvový 3D NAND čip vyrábaný pri 40nm procese by bol zhruba ekvivalentný s konvenčným 2D NAND čipom vyrobeným v 10nm procese (najpokročilejší používaný proces je teraz 16nm). Spoločnosť Samsung tvrdí, že už vyrába svoj V-NAND (Vertical-NAND) a spoločnosti Toshiba a SanDisk budú nasledovať to, čo nazýva p-BiCS. Micron a SK Hynix vyvíjajú aj 3D NAND, ale zdá sa, že sa v nasledujúcich rokoch zameriavajú na štandardné 2D NAND.

Upozorňujeme, že to nie je to isté ako ukladanie 3D čipov. Pamäť DRAM zasahuje aj meraciu stenu, ale má inú architektúru, ktorá vyžaduje jeden tranzistor a jeden kondenzátor v každej bunke. Riešením je naskladať na seba niekoľko vyrobených pamäťových čipov DRAM, vyvŕtať diery cez substráty a potom ich spojiť pomocou technológie nazývanej priechody kremíkom (TSV). Konečný výsledok je rovnaký - vyššia hustota pri menšej stope - je to však skôr pokročilý proces balenia ako nový výrobný proces. Odvetvie plánuje používať túto rovnakú techniku ​​na ukladanie pamäte okrem logiky, nielen na orezávanie stopy, ale aj na zlepšenie výkonu a zníženie spotreby energie. Jedným z riešení, ktorý si získal veľkú pozornosť, je hybridná pamäťová kocka Micron. Nakoniec by bolo možné použiť 3D stohovanie čipov na vytvorenie výkonných mobilných čipov, ktoré kombinujú CPU, pamäť, senzory a ďalšie komponenty do jedného balíka, ale stále existuje veľa problémov, ktoré treba vyriešiť s výrobou, testovaním a prevádzkou týchto takzvaných heterogénnych 3D komíny.

Ale je to ďalšia generácia techník, o ktorej hovorili výrobcovia čipov, ktorá sa zdá byť oveľa exotickejšia. Na čipových konferenciách sa dozviete veľa o riadenom vlastnom zostavovaní (DSA), v ktorom sa nové materiály skutočne spoja do základného tranzistorového vzoru - aspoň pre jednu vrstvu čipu. Znie to trochu ako sci-fi, ale viem, že mnoho vedcov, ktorí sa domnievajú, že to naozaj nie je vôbec ďaleko.

Medzitým sa iní vedci pozerajú na triedu nových materiálov - známych ako polovodiče III-V v tradičnejších štýloch výroby; zatiaľ čo iní sa pozerajú na rôzne polovodičové štruktúry, aby doplnili alebo nahradili FinFET, ako sú napríklad nanowire.

Ďalším spôsobom zníženia nákladov je výroba tranzistorov na väčších doštičkách. Priemysel prešiel takýmito prechodmi pred presunom z 200 mm doštičiek na 300 mm doštičky (priemer asi 12 palcov) asi pred desiatimi rokmi. Teraz sa veľa hovorí o prechode na doštičky s priemerom 450 mm, pričom väčšina veľkých výrobcov doštičiek a dodávatelia nástrojov vytvárajú konzorcium na skúmanie potrebných technológií. Takýto prechod by mal znížiť výrobné náklady, ale bude mať vysoké kapitálové náklady, pretože si bude vyžadovať nové továrne a novú generáciu nástrojov na výrobu čipov. Spoločnosť Intel má závod v Arizone, ktorý by bol schopný výroby 450 mm, ale oneskoril objednávanie nástrojov, a mnohí predajcovia nástrojov oneskorujú svoje ponuky, takže je pravdepodobné, že prvá skutočná výroba doštičiek 450 mm nebude až do 2019 alebo 2020 najskôr.

Zdá sa, že všetko je stále ťažšie a drahšie. Ale to je prípad výroby polovodičov od začiatku. Veľkou otázkou je vždy, či vylepšenia vo výkone a zvýšená hustota budú stáť za dodatočné náklady vo výrobe.

ISSCC: Rozšírenie Mooreovho zákona

Ako rozšíriť Mooreov zákon bol hlavnou témou na minuloročnej konferencii o medzinárodných pevných obvodoch (ISSCC). Mark Horowitz, profesor a zakladateľ Rambusu na Stanfordskej univerzite, poznamenal, že dôvodom, prečo dnes pracujeme s počítačom vo všetkom, je to, že práca s počítačom sa stala lacnou v dôsledku Mooreovho zákona a Dennardových pravidiel týkajúcich sa škálovania. To viedlo k očakávaniam, že počítačové zariadenia sa stanú lacnejšie, menšie a výkonnejšie. (Stanford vykreslil výkon procesorov v priebehu času na stránke cpudb.stanford.edu).

Poznamenal však, že hodinová frekvencia mikroprocesorov sa prestala škálovať okolo roku 2005, pretože hustota energie sa stala problémom. Inžinieri dosiahli hranicu skutočného výkonu - pretože nedokázali vylepšiť čipy, takže teraz sú všetky počítačové systémy obmedzené na výkon. Ako poznamenal, škálovanie energie - napájacie napätie - sa mení veľmi pomaly.

Prvým sklonom odvetvia k riešeniu tohto problému je zmena technológie. „Bohužiaľ nemám optimizmus, že nájdeme technológiu, ktorá nahradí CMOS za výpočty, “ uviedol pre technické aj ekonomické problémy. Jediným spôsobom, ako zvýšiť počet operácií za sekundu, je preto znížiť energiu na operáciu, uviedol. Preto navrhuje, aby každý dnes mal viacjadrové procesory, dokonca aj vo svojich mobilných telefónoch. Problém je však v tom, že nemôžete ďalej pridávať jadrá, pretože ste rýchlo zasiahli bod znižovania návratnosti, pokiaľ ide o výkonovú energiu a oblasť matrice. Návrhári CPU o tom vedia už nejakú dobu a CPU optimalizujú už dlhú dobu.

Horowitz povedal, že by sme nemali zabúdať na energiu použitú v pamäti. Vo svojej prezentácii poukázal na energetický rozpis súčasného neidentifikovaného 8-jadrového procesora, v ktorom jadrá CPU spotrebovali asi 50 percent energie a pamäť v pamäti (medzipamäte L1, L2 a L3) použila ďalších 50 percent., Nezahŕňa to ani externú systémovú pamäť DRAM, ktorá by mohla skončiť až o 25 percent celkovej spotreby energie systému.

Mnoho ľudí hovorí o používaní špecializovaného hardvéru (napríklad ASIC), ktorý môže byť tisíckrát lepší, pokiaľ ide o energiu na operáciu v porovnaní s univerzálnym CPU. Ako však poznamenal Horowitz, účinnosť tu prichádza sčasti preto, že sa používa pre konkrétne aplikácie (ako napríklad spracovanie modemu, spracovanie obrazu, kompresia videa a dekompresia), ktoré v zásade nemajú prístup k pamäti príliš veľa. Preto toľko pomáha s energiou - nejde ani tak o hardvér, ale o presun algoritmu do oveľa obmedzenejšieho priestoru.

Zlou správou je, že to znamená, že aplikácie, ktoré môžete zostaviť, sú obmedzené. Dobrou správou je, že by ste mohli vytvoriť všeobecnejší mechanizmus, ktorý dokáže spracovať tieto druhy aplikácií s „vysokou lokalitou“, čo znamená, že nepotrebujú prístup k pamäti. Hovorí o tom ako o vysoko lokálnom výpočtovom modeli a „šablónových aplikáciách“, ktoré na ňom môžu bežať. To si samozrejme vyžaduje nový model programovania. Stanford vyvinul jazyk špecifický pre doménu, kompilátor, ktorý dokáže tieto šablónové aplikácie vytvárať a spúšťať ich na FPGA a ASIC.

Na konferencii ISSCC Ming-Kai Tsai, predseda predstavenstva a generálny riaditeľ spoločnosti MediaTek, uviedol, že ľudia sa od začiatku 90. rokov pýtajú, ako dlho Mooreov zákon skutočne vydrží. Ale ako povedal Gordon Moore na ISSCC v roku 2003, „Žiadny exponenciál nie je navždy. Ale my ho môžeme navždy oddialiť.“ Odvetvie odviedlo skvelú prácu, ktorá viac menej podporuje Mooreov zákon, uviedol. Náklady na tranzistory pokračovali v historickom poklese. Za cenu 100 gramov ryže (asi 10 centov) ste v roku 1980 mohli kúpiť iba 100 tranzistorov, ale do roku 2013 ste si mohli kúpiť 5 miliónov tranzistorov.

Tsai povedal, že mobilné zariadenia dosiahli strop, pretože procesory nemôžu pracovať efektívne pri rýchlostiach nad 3 GHz a pretože sa technológia batérií príliš nezlepšila. MediaTek na tomto probléme pracuje pomocou viacjadrových CPU a heterogénneho multiprocesingu (HMP). Uviedol, že spoločnosť predstavila prvý skutočný 8-jadrový procesor HMP v roku 2013 a začiatkom tohto týždňa oznámila štvorjadrový procesor využívajúci technológiu PTP (Performance, Thermal and Power) na ďalšie zvýšenie výkonu a zníženie spotreby energie. Hovoril tiež o rýchlom napredovaní v konektivite. Mnoho mobilných aplikácií, ktoré boli predtým nemožné, je teraz životaschopných kvôli týmto vylepšeniam v sieťach WLAN a WWAN, uviedol.

MediaTek pracuje na rôznych technológiách pre „Cloud 2.0“ vrátane riešení bezdrôtového nabíjania, „Aster“ SoC pre nositeľné nosiče (merajúce iba 5, 4 x 6, 6 milimetra) a heterogénnych systémov ako súčasť nadácie HSA. Cloud 2.0 bude podľa Tsai charakterizovať oveľa viac zariadení - najmä nositeľné - s oveľa väčším počtom rádií; do roku 2030 viac ako 100 rádií na osobu.

Veľkými výzvami pre cloud 2.0 budú energetika a šírka pásma, uviedol Tsai. Prvá si bude vyžadovať inovatívne integrované systémy, hardvérové ​​a softvérové ​​riešenia; lepšia technológia batérie; a nejaká forma získavania energie. Druhé bude vyžadovať efektívnejšie využívanie dostupného spektra, adaptívne siete a spoľahlivejšie pripojenie.

Čokoľvek sa stane s výrobou čipov, určite to povedie k novým aplikáciám a novým rozhodnutiam, ktorým budú čeliť tvorcovia čipov, návrhári produktov a koneční užívatelia.